大家好，欢迎来到IT知识分享网。
FPGA发展至今，虽然出现了OpenCL和Vivado等支持C语言编程的工具，以便让搞C的人也能参与进来。但若想系统的学习FPGA，Verilog的学习依然是绕不开的一环。今天为大家安利的教程为夏宇闻教授主讲的Verilog HDL硬件描述语言，是一门对入门者十分友好的经典教程。
夏老师从FPGA设计还普遍使用线路图而非硬件描述语言的年代，便开始执教这门课，是国内最早从事复杂数字逻辑和嵌入式系统设计的专家。留学归国后在北京航空航天大学任教授，退休前主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。夏宇闻老师为Verilog设计方法在中国的推广和应用做了大量工作，曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SystemVerilog 验证方法学》和《数字逻辑基础与Verilog设计》等。
观看视频教程请点击“了解更多”
免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://yundeesoft.com/88434.html
