大家好，欢迎来到IT知识分享网。
上一章节主要讲了ESD静电发生的主要四个模式。这一章讲一讲防护的原理!
所有一切开始之前，先和大家普及一下芯片的PIN脚。
Pic1
任何一个芯片如Pic1中所示，都仅仅只有三种类型的PIN脚，分别是电源，地，I/O脚。上图中的IN是电源脚，GND是地，I/O脚就是OUT，EN和NC。NC是no connect的意思，就是说内部没有连接，但其实一般我们内部也会做一个ESD去保护它，并且在可能的情况下会使用该PIN脚去进行测试之类的工作。
HBM（人体放电模式），MM（机器模式），CDM（元器件充电模式）和FIM（电场感应模式）是静电发生的主要四个模式。但是芯片PIN脚那么多，这些模式到底会发生在哪些PIN脚呢？
答案是所有PIN脚都有可能发生！！
所以，静电保护电路设计的精髓就是要保证任意两个PIN脚都有静电泄放回路！！
静电泄放回路是什么？我们想象两个PIN脚如下图，它们平时没有什么联系，各自安好，突然有一个带着无比强大静电的男人用它油腻腻的双手碰了他们一下，巨大的能量从左边的PIN脚涌入了芯片，这股能量在芯片内部横冲直撞却怎么也找不到出去的道路，所以结果很悲惨，芯片被打坏掉了（ESD fail)。另一种情况，这股巨大的能量毫不费劲地通过静电泄放回路从芯片的另一个管脚（也就是右边的管脚）又重新流回到人体之中，芯片丝毫没有受到影响。那有人问，为什么偏偏是从左边的PIN脚进去，不从右边的进去呢？是的，我们也要保证存在从右边PIN到左边PIN的静电泄放回路。那又有人问，其他的PIN呢？是的，我们要保证任意两个PIN脚，都能存在静电泄放回路。
Pic2
知道了静电泄放回路的意义，但是同学们肯定对具体的实现方法感到疑惑？究竟是一个怎样的电路或者原理，在正常工作下不会影响到各个PIN脚，但是在静电防护时却能筑起任意两个PIN之间的回路呢？
翻翻我们的第一个章节——PN结，里面有一个神奇的特性，PN结的反向击穿，当触发PN结反向击穿的时候，会形成雪崩击穿和齐纳击穿，击穿发生时电流会增加到一个很大的程度，这不正好契合上文所述的电路特性吗？但是注意，只有雪崩击穿和齐纳击穿时可恢复的，热击穿时不可恢复的！一旦到了不可恢复的地步，ESD就会失效，电路有可能就会烧毁。
Pic3
以最简单的电路为例来解释ESD的工作原理。
Pic4
上图是一个实际电路的缩影，这个电路存在电源VDD，地GND以及一个I/Opin I1，他们之间存在三个ESD以及三条通路A，B，C。下面是任意两个PIN脚之间的泄放回路。
VDD+ GND- ：A（PN结反偏）
VDD- GND+ ：A（PN结正偏）
VDD+ I1- ：B（PN结反偏）
VDD- I1+ ：B（PN结正偏）
GND+ I1-：C（PN结正偏）
GND- I1+：C（PN结反偏）
那有同学会问，为什么VDD到GND不走B+C（两个PN结都反偏呢）？诸多原因，第一如果走B+C，那么触发电压（trigger voltage)就是两个反偏的PN结触发电压相加，如果比A大，肯定走A方便快捷；VDD到GND之间泄放通路的线一定要很宽并且尽可能短，否则电流太大肯定会直接烧毁，在VDD和GND之间用A通路肯定比B+C更容易处理；芯片面积越来越大，这些PIN脚的位置也是考量因素之一，等等。总之，这些属于ESD设计与摆放相关的范畴，会在后面的章节中进行详细的讲解。
该内容是小编转载芯路，仅供学习交流使用，如有侵权，请联系删除。如果你还想了解更多关于电子元器件的相关知识及电子元器件行业实时市场信息，敬请关注微信公众号 【上海衡丽贸易有限公司】主要以代理：铝电解电容、薄膜电容、MOSFET、压敏电阻、保险丝等国产知名品牌元器件。
免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://yundeesoft.com/70468.html
