做信号链，你需要了解这些高速信号知识

大家好，欢迎来到IT知识分享网。

为什么要使用LVDS或JESD204B标准？

信号链是连接真实世界和数字世界的桥梁。随着ADC采样率和采样精度的提升，接口芯片的信号传输速度也越来越快，高速信号传输的各种挑战慢慢浮现出来了。作为一个信号链设计或验证工程师，这些基本概念你一定要知道。

相比传统的CMOS传输技术，在信号链中引入LVDS或JESD204B，可以实现更高的信号传输速率，更低的功耗，具备更好的抗干扰性 (信噪比更佳)，而且线束数量会大幅降低。

LVDS（Low-Voltage Differential Signaling ,低电压差分信号）是美国国家半导体（National Semiconductor, NS，现TI）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅传输高速差分数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰等优点，已经被广泛应用于串行高速数据通讯的各个场合，比较广为人知的有笔记本电脑的液晶显示，数据转换器(ADC/DAC)的高速数字信号传输，汽车电子的视频码流传输等。

JESD204是标准化组织JEDEC，针对数据转换器（ADC和DAC）和逻辑器件(FGPA)之间进行数据传输，而制定的高速串行接口。JESD204采用CML (Current-Mode Logic)技术来传输信号，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，以及FPGA芯片对JESD204B标准的广泛支持，JESD204在高速转换器和集成RF收发器的应用中也变得更为常见。

图1：各种低电平总线的对比

LVDS是一种电流驱动的高速信号，在发送端施加一个3.5mA的恒定电流源。控制开关管的通断，就可以使得发送端流向接收端的电流，在正向和反向之间不断变化，从而在接收端的100欧姆差分负载上实现+/-350mV的差分电压变化，最高可实现3.125Gbps的高速数据传输。LVDS采用差分线的传输方式，会带来几个显著的优势：

a.允许发送端和接收端之间存在共模电压差异(0-2.4V范围内)

b.优秀的抗干扰能力，信噪比极佳

c.极低的电压摆幅，功耗极低

图2：LVDS的工作方式

传统的LVDS采用同步时钟的方式，使用一对差分时钟，为最多三对数据信号提供时钟参考。每个时钟周期内，每对数据传输7 bits信息。需要用到SerDes芯片，在发送时，将并行信号通过并/串转换，变成高速串行信号；在接收到高速串行信号时，使用串/并转换，还原并行信号。

图3：LVDS 同步时钟为数据提供参考

现在使用的LVDS也支持8b/10b SerDes来实现更高效的信号传输。这种传输方式不再需要用到时钟信号，只需要传输Data信号就可以了，节省了一对差分线。通过8b/10b编码，将8bit有效数据映射成10bit编码数据，这个过程中虽然增加了25%的开销，但可以确保数据里有足够频繁的信号跳变。在收到信号后，通过锁相环(PLL)从数据里恢复出时钟。这种传输架构称之为嵌入式时钟(Embeded Clock)。8b/10b编码还可以让传输信号实现直流平衡(DC Balance)，即1的个数和0的个数基本维持相等。直流平衡的传输链路可以串联隔直电容，提升链路的噪声和抖动性能。嵌入式时钟和8b/10b被广泛用于工业高速传输标准，比如PCIe，SATA, USB3等，也包括JESD204 (CML)。

图4：LVDS 内嵌时钟的工作方式（图片来源TI）

不同于LVDS的是, CML(Current-Mode Logic)采用电压驱动的方式，在源端施加一个恒定的电压Vcc。通过控制开关管的通断，接收端就可以得到变化的差分电压。CML使用嵌入式时钟和8b/10b编码，工作电压比LVDS更高，同时在发送和接收芯片里使用均衡技术，以确保高速、长距离传输时仍具有很优秀的误码率。使用CML技术的JESD204B可支持高达12.5Gbps的data rate，其最新的C版本甚至可以支持高达32Gbps data rate。

图5：CML信号传输方式 图5：CML信号传输方式

那么我们在设计高速接口芯片时，到底应该使用LVDS还是CML(JESD204)呢？简单的原则是，CML速率更高，而LVDS则功耗更低。

图6：LVDS和CML的选择

当Data Rate低于2Gbps时，LVDS的应用更为广泛，其功耗更低，抗干扰强，较宽的共模电压范围让互连的要求变得很低，阅读完整内容请复制此链接至浏览器：http://www.eeworld.com.cn/au9SanT