STM32H743必要外围电路分析

STM32H743必要外围电路分析写在前面:这篇博客是我第一次绘制STM32最小系统板的过程记录。2020-1-11BOOTSTM32采用ARM内核,和ARM处理器一样,都有专门的boot脚决定单片机从何处启动。在官方数据手册的第105页,我们可以看到系统复位后,在SYSTICK的第四个上升沿锁存BOOT引脚的值,复位后,BOOT引脚可以由用户自由配置而不会影响系统正常运行。BOOT引脚决定了自举存储器地址,当BO…

大家好,欢迎来到IT知识分享网。

BOOT

STM32采用ARM内核,和ARM处理器一样,都有专门的boot脚决定单片机从何处启动。
在官方数据手册的第105页,我们可以看到
在这里插入图片描述
系统复位后,在SYSTICK的第四个上升沿锁存BOOT引脚的值,复位后,BOOT引脚可以由用户自由配置而不会影响系统正常运行。
BOOT引脚决定了自举存储器地址,当BOOT脚为0,也就是低电平,将默认从0x0800 0000启动,也就是从主FLASH启动。所以我们在BOOT脚上接一个下拉。
在这里插入图片描述
此处BOOT0对应芯片的第166脚。

外部时钟电路

参考STM32H743官方中文版技术手册第267页,单片机有两个外部振荡器:
在这里插入图片描述
参考正点原子核心板原理图。
在这里插入图片描述
关于晶振电容的选取:原理上来说,直接将晶振接到单片机上,单片机就可以工作,但是这样构成的振荡电路会产生谐波,这将降低时钟的稳定性,所以建议在晶振两个引脚处接入两个瓷片电容接地。在许可范围内,电容的容值越小越好,容值偏大虽然有利于振荡器的稳定性,但会增加起振时间,比较常用的容值大小在15p-30p。
工作良好的晶振应该产生漂亮的正弦波,峰峰值大于电源电压的70%,若峰峰值小于70%可以适当减小晶振管脚的负载电容;反之,如果晶振产生波形的峰峰值接近电源电压,并且震荡波形产生畸变则可适当增加负载电容。偶尔可以见到电路原理图中晶振两个管脚之间跨接电阻,这是为了防止晶振被过分驱动。晶振过分驱动表现为产生波形的波峰和波谷被削平,使产生的波形接近方波。长期工作在过分驱动状态下的晶振会渐渐损耗减少晶振的接触电镀,引起震荡频率上升
更深入的内容可以参考:这里
在这里插入图片描述
VREF+是单片机AD的参考电压,可以通过一个低通滤波器后接到3.3V电源上。参考STM32H743中文版官方技术手册在804页有如下说明:
在这里插入图片描述
可以看到我们将VREF+直接接模拟电源正是完全可行的,但是注意参考电压的输入不得高于单片机的模拟供电电压(VDDA)。VREF-已经内部接地。
这里需要注意VDD是数字逻辑部分的电源,VDDA是模拟部分的电源。

调压器外接电容

在这里插入图片描述
参考数据手册的内容P109
在这里插入图片描述
在外部电容引脚跨接两个2.2uF电容到地。
在这里插入图片描述

内部电源监视器

通过PDR_ON引脚电平进行控制使能/失能内部电源监视器。PDR_ON引脚电平为低时,内部电源监视器关闭;当PDR_ON引脚电平为高时,内部电源监视器使能。
内部电源监视器影响的功能包括:POR(上电复位)、PDR(掉电复位)、BOR(欠压复位)、PVD(可编程电位检测)、VBAT功能。其中,VBAT功能包括:维持后备寄存器/存储器,为RTC、LSE振荡器提供后备供电和维持其在掉电时工作。在供电稳定的情况下我们无需考虑太多,将引脚接VCC拉高即可。
在这里插入图片描述

电池电压阈值监视

在这里插入图片描述
当我们不使用电池,直接将VBAT连接到VDD即可,最好加一个104(100nF)的电容。
在这里插入图片描述

复位电路

在这里插入图片描述
这里采用官方数据手册中的推荐复位电路,可以看到引脚已经内部上拉,不需要外部上拉电阻。单片机是低电平复位,低电平的定义如下表所示。
在这里插入图片描述

免责声明:本站所有文章内容,图片,视频等均是来源于用户投稿和互联网及文摘转载整编而成,不代表本站观点,不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益,请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权,请联系删除,如若转载,请注明出处:https://yundeesoft.com/23406.html

(0)

相关推荐

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注微信