emif接口与fpga通信_FPGA接口「建议收藏」

emif接口与fpga通信_FPGA接口「建议收藏」PHY芯片与FPGA接口分为通信接口(RGMII等)和配置接口(MDIO接口)RGMII:reducedgigabitmediaindependentinterface(千兆比特媒体独立接口)RGMII接口是MAC和PHY之间常用的千兆网通信接口,采用4bit数据接口,工作时钟为125M

大家好,欢迎来到IT知识分享网。

PHY芯片与FPGA接口分为通信接口(RGMII等)和配置接口(MDIO接口)

 

RGMII:reduced gigabit media independent interface(千兆比特媒体独立接口)

RGMII接口是MAC和PHY之间常用的千兆网通信接口,采用4bit数据接口,工作时钟为125Mhz,

并且上升沿和下降沿同时传输数据,因此传输速率可达1000Mbps。 

 

 

MAC与PHY

MII:十兆/百兆网通信接口(Media Independent interface)  单沿采样

RMII:十兆/百兆网

SMII:

GMII:

emif接口与fpga通信_FPGA接口「建议收藏」

 

RMII:十兆/百网:(引脚简化)区别于MII无单独的发送和接收时钟,由外部晶振或外部时钟源提供时钟。

emif接口与fpga通信_FPGA接口「建议收藏」

 

 

 GMII:千兆网接口,支持十兆,百兆,千兆通信,

 

     单沿采样,时钟频率分别为2.5M/25M/125M,十兆和百兆时只用到了4位数据线。

  

    

emif接口与fpga通信_FPGA接口「建议收藏」

 

 

 

 

  RGMII:简化版千兆网接口,支持十兆,百兆,千兆通信,

     千兆网为双沿采样,时钟频率为125M,十兆和百兆时单沿采样。

     {ETH_RXDV(接受数据有效)  ,ETH_RXER(接收数据错误)}—>ETH_RXCTL     |上升沿采ETH_RXDV,下降沿采ETH_RXER ,ETH_RXER为RX_DV xor RX_ER  正常传输时RX_CTRL一直为1

     {ETH_TXEN   ,  ETH_TXER }——->ETH_TXCTL                                             

emif接口与fpga通信_FPGA接口「建议收藏」

 

 RGMII接口接收时序:

emif接口与fpga通信_FPGA接口「建议收藏」

 

 

 

RGMII接口发送时序:

emif接口与fpga通信_FPGA接口「建议收藏」

 

免责声明:本站所有文章内容,图片,视频等均是来源于用户投稿和互联网及文摘转载整编而成,不代表本站观点,不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益,请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权,请联系删除,如若转载,请注明出处:https://yundeesoft.com/29072.html

(0)

相关推荐

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注微信