arm coresight介绍及trace32配置

arm coresight介绍及trace32配置armcoresight是什么ArmCoreSight技术提供了额外的调试和跟踪功能,目的是调试整个片上系统(SoC)。CoreSight是一个硬件组件的集合,可以由芯片设计者根据自己的片上系统选择并实现,以扩展内核的调试特性。Trace32调试器需要哪些设置来支持SoC上实现的CoreSi

大家好,欢迎来到IT知识分享网。

arm coresight是什么

Arm CoreSight技术提供了额外的调试和跟踪功能,目的是调试整个片上系统(SoC)。CoreSight是一个硬件组件的集合,可以由芯片设计者根据自己的片上系统选择并实现,以扩展内核的调试特性。

Trace32调试器需要哪些设置来支持SoC上实现的CoreSight组件。又有哪些CoreSight特性的trace32调试器命令?

coresight架构图

找了三个coresight架构图,以不同视角显示coresight的逻辑。

  • 两个接口
    • Debug port:Debug接口,可控制core的调试状态
    • Trace port:Trace接口,跟踪core执行数据
  • 两条通路
    • AXB:SoC的系统访问通道,访问内存和寄存器
    • APB:coresight组件配置通路

图1
arm coresight介绍及trace32配置

图2

arm coresight介绍及trace32配置

图3

arm coresight介绍及trace32配置

coresight component组件

CoreSight component types

  • Control components
    CoreSight systems can include Embedded Cross Trigger (ECT) control components. The ECT includes:
    • Cross Trigger Interface (CTI).
    • Cross Trigger Matrix (CTM).
  • Trace sources
    CoreSight systems can include the following trace sources:
    • Embedded Trace Macrocells (ETMs).
    • AMBA Trace Macrocells.
    • Program Flow Trace Macrocells (PTMs).
    • System Trace Macrocells (STMs).
  • Trace links
    CoreSight systems can include the following trace links:
    • Trace funnels.
    • Replicators.
    • ATB bridges.
  • Trace sinks
    CoreSight systems can include the following trace sinks:
    • Trace Port Interface Units (TPIUs).
    • Embedded Trace Buffers (ETBs).
    • Trace Memory Controllers (TMCs).
  • Debug Ports (DPs) and Access Ports (APs)
    DPs and APs 提供了访问coresight组件和其他系统的功能。DPs and APs遵循ARM ADI标准。

DP提供了访问AP组件的硬件连线的机制,有以下形式:

  • A Serial Wire Debug Port (SW-DP).
  • A JTAG Debug Port (JTAG-DP).
  • A Serial Wire JTAG Debug Port (SWJ-DP).
    AP提供了访问总线和其他coresight组件的机制,有以下形式:
  • An APB Access Port (APB-AP).
  • An AHB Access Port (AHB-AP).
  • An AXI Access Port (AXI-AP).
  • A JTAG Access Port (JTAG-AP).

CTI

CTI(cross trigger interface),接收和发送trigger信号,每个master一个CTI。

CTM

所有的CTI和CTM相连,因此可以实现多个CTI之间的trigger信号的相互发送与接收。比如当一个core触发断点,其他core也会halt。

ROM table

ROM表保存调试组件的信息。

  • 如果ADI的一个实现连接到单个调试组件,则不需要ROM Table
  • 如果一个ADI的实现连接到多个调试组件,系统必须在至少包含一个ROM表。ROM Table连接到由MEM-AP控制的总线
  • SYStem.DETECT DAP:trace32自动发现ROM组件,可能需要先设置DAP
  • https://developer.arm.com/documentation/ihi0074/d/?lang=en
    arm coresight介绍及trace32配置

How to enable CoreSight topology detection

Reference

Trace32 coresight介绍:https://www2.lauterbach.com/pdf/app_arm_coresight.pdf
arm coresight 架构设计:https://developer.arm.com/documentation/ihi0029/f/?lang=en
coresight介绍:http://www.lujun.org.cn/?p=2148

免责声明:本站所有文章内容,图片,视频等均是来源于用户投稿和互联网及文摘转载整编而成,不代表本站观点,不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益,请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权,请联系删除,如若转载,请注明出处:https://yundeesoft.com/34560.html

(0)

相关推荐

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注

关注微信