数字逻辑之“逻辑门电路”

大家好，欢迎来到IT知识分享网。

一、基础知识

1、正逻辑和负逻辑

（1）基本的逻辑规定

1——“真”
0——“假”

（2）正逻辑和负逻辑

在实际的数字系统中，用数字信号（逻辑电平U1，U2）表示“真（1）”、“假（0）”的约定

2、二级管、晶体管的基本特性

（1）二极管

1. 原理图

数字逻辑之“逻辑门电路”

2. 等效电路图

数字逻辑之“逻辑门电路”

3. 基本知识

外加正向电压（正偏）：二极管导通 $U_{D}$ = 0.7V
外加反向电压（反偏）：二极管截止 $U_{D}$ < 0.5V， $I_{D}$ = 0

数字逻辑之“逻辑门电路”

（2）晶体管

1. 原理图

数字逻辑之“逻辑门电路”

2. 等效电路图

数字逻辑之“逻辑门电路”

3. 基本知识

导通放大：发射结正偏，集电结反偏；发射结 $U_{BE}$ = 0.7V
饱和导通：发射结正偏，集电结正偏；饱和压降 $U_{CE}$ = $U_{CES}$ = 0.3V
截止：发射结反偏；发射结 $U_{BE}$ < 0.5V
临界饱和条件： $I_{BS} = \frac{I_{CS}}{\beta } = \frac{V_{CC} - U_{CES}}{\beta R_{C}} \approx \frac{V_{CC}}{\beta R_{C}}$

3、分立元件门电路

（1）二极管与门（Y = AB）

1. 原理图

数字逻辑之“逻辑门电路”

2. 状态分析

数字逻辑之“逻辑门电路”

3. 真值表

数字逻辑之“逻辑门电路”

（2）二极管或门（Y = A+B）

1. 原理图

数字逻辑之“逻辑门电路”

2. 状态分析

数字逻辑之“逻辑门电路”

3. 真值表

数字逻辑之“逻辑门电路”

（3）晶体管非门（Y = $\overline{A}$ ）

1. 原理图

数字逻辑之“逻辑门电路”

2. 状态分析

1） $u_{1} = U_{IL} = 0V$ （VT截止）

$u_{o} = U_{OH} = V_{CC} = 5V$

2） $u_{1} = U_{IH} = 5V$ （VT导通）

$i_{B} = \frac{U_{IH} - U_{BE}}{R_{b}} = \frac{5 - 0.7}{4.3} mA = 1 mA$

$I_{BS} \approx \frac{V_{CC}}{\beta R_{c}} = \frac{5}{30 X 1} mA = 0.17 mA$

因为数字逻辑之“逻辑门电路” I_{BS}”> ，所以 VT饱和

$u_{o} = U_{OL} = 0.3V$

数字逻辑之“逻辑门电路”

3. 真值表

数字逻辑之“逻辑门电路”

二、CMOS逻辑门

1、MOS场效应管

数字逻辑之“逻辑门电路”

2、种类

数字逻辑之“逻辑门电路”

3、工作特点

（1）优点

功耗极低
芯片集成度高
温度稳定性好
电路结构简单，器件制作成本低
输入阻抗高，可达 $10^{8}$ Ω，扇出能力强
电源电压范围宽
输出逻辑摆幅大
抗干扰能力强

（2）缺点

输入高、低电平大小受电源电压的限制
CMOS电路的工作速度比TTL电路稍慢

4、电平规范

（1）TTL电平规范（TTL器件大多采用+5V电源供电）

1. 输入电平：

高电平： $u_{IH} \geqslant 2.0V$
低电平： $u_{IL} \leqslant 0.8V$

2. 输出电平：

高电平： $u_{OH} \geqslant 2.4V/2.7V$
低电平： $u_{OL}\leqslant 0.4V$

（2）CMOS电平规范（CMOS器件电源电压范围广泛）

1. 输入电平：

高电平： $u_{IH}\geqslant 0.7V_{DD}$
低电平： $u_{IL}\leqslant 0.2V_{DD}$

2. 输出电平：

高电平： $u_{OH}\approx V_{DD}$
低电平： $u_{OL}\approx 0$

三、逻辑门电路多于输入端的处理

1、多余输入端悬空所带来的问题

（1）容易引入外界干扰

（2）引起逻辑运算的错误

数字逻辑之“逻辑门电路”

解决方法：在保证逻辑功能正确的前提下，给多余输入端接入确定电平

2、TTL逻辑门电路

（1）与门/与非门——多余输入端接入高电平

例如：3输入端与非门 $Y=\overline{ABC}$ ，C输入端多余，意味着要完成的功能是 $Y=\overline{AB}$ 。此时，C端接入高电平， $Y=\overline{ABC}=\overline{AB\cdot 1}=\overline{AB}$ ，不影响逻辑功能

具体方式：

将其通过电阻R（约几千欧，限流作用）接正电源
通过大于2.5kΩ的电阻接地
在前级门的带载能力有富余的情况下，可和有用输入端共接

数字逻辑之“逻辑门电路”

（2）或门/或非门——多余输入端接入低电平

例如：3输入端或非门 $Y=\overline{A+B+C}$ ，C输入端多余，意味着实际要完成的功能是 $Y=\overline{A+B}$ 。此时，C端接入低电平， $Y=\overline{A+B+C}=\overline{A+B+0}=\overline{A+B}$ ，不影响逻辑功能

具体方式：

将其直接接地
通过小于500Ω的电阻（关门电阻700Ω，为了保证安全，阻值降至500Ω）接地
在前级门的带载能力有富余的情况下，可和有用输入端共接

数字逻辑之“逻辑门电路”

（3）与或非门

例如：已知与或非表达式为 $Y=\overline{AB+CD}$

某个与单元（如：CD单元）整个多余，意味着实际要完成的功能是 $Y=\overline{AB}$ 。因此，该与单元的所有输入端接入低电平， $Y=\overline{AB+0\cdot 0}=\overline{AB}$ ，不影响逻辑功能
与单元的某个输入端（如：D输入端）多余，意味着实际要完成的功能是 $Y=\overline{AB+C}$ 。因此，该输入端接入高电平， $Y=\overline{AB+C\cdot 1}=\overline{AB+C}$ ，不影响逻辑功能

3、CMOS逻辑门电路（与TTL的处理异同）

（1）多余输入端不能悬空，必须处理

（2）处理原则一致

（3）不论通过多大的电阻接地时，该端都等效低电平

微语：我们终将上岸，阳光万里，鲜花沿途开放

免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://yundeesoft.com/116031.html

数字逻辑之“逻辑门电路”

一、基础知识

1、正逻辑和负逻辑

（1）基本的逻辑规定

（2）正逻辑和负逻辑

2、二级管、晶体管的基本特性

（1）二极管

1. 原理图

2. 等效电路图

3. 基本知识

（2）晶体管

1. 原理图

2. 等效电路图

3. 基本知识

3、分立元件门电路

（1）二极管与门（Y = AB）

1. 原理图

2. 状态分析

3. 真值表

（2）二极管或门（Y = A+B）

1. 原理图

2. 状态分析

3. 真值表

（3）晶体管非门（Y = <img decoding="async" src="https://latex.csdn.net/eq?%5Coverline%7BA%7D" alt="\overline{A}" title="数字逻辑之“逻辑门电路”插图34" />）

1. 原理图

2. 状态分析

3. 真值表

二、CMOS逻辑门

1、MOS场效应管

2、种类

3、工作特点

（1）优点

（2）缺点

4、电平规范

（1）TTL电平规范（TTL器件大多采用+5V电源供电）

1. 输入电平：

2. 输出电平：

（2）CMOS电平规范（CMOS器件电源电压范围广泛）

1. 输入电平：

2. 输出电平：

三、逻辑门电路多于输入端的处理

1、多余输入端悬空所带来的问题

（1）容易引入外界干扰

（2）引起逻辑运算的错误

2、TTL逻辑门电路

（1）与门/与非门——多余输入端接入高电平

（2）或门/或非门——多余输入端接入低电平

（3）与或非门

3、CMOS逻辑门电路（与TTL的处理异同）

（1）多余输入端不能悬空，必须处理

（2）处理原则一致

（3）不论通过多大的电阻接地时，该端都等效低电平

相关推荐

发表回复

（3）晶体管非门（Y = $\overline{A}$ ）