大家好，欢迎来到IT知识分享网。

今天看到一篇2016的JSSC，讲的是用Ring VCO的TypeI型PLL中滤波器结构的改进，从而带来了性能的提升。

MSSF

MSSF原理

如下图所示，Fig.3是传统的滤波器结构，这种结构的Vctr的时域波形会有波动，给PLL带来spur。
Fig.4是该文提出的新结构MSSF：msater-slave sampling filter，利用这种sample and hold的结构可以保持Vctr在环路锁定时输出值恒定。从而降低了杂散。
该滤波器的传输函数如下：
其中，Req表示两个开关与C1的等效电阻。

如果把这个滤波器当成零阶保持器(zero-order hold (ZOH) circuit)来看待，可以得到更准确的传输函数如下：

MSSF对相位裕度和环路带宽带来的影响

使用MSSF的锁相环对相位裕度带来的影响（一堆等效化简……）：

此时的等效环路带宽可以扩大，解释如下，
闭环传输函数为（其中H(jw)使用上图中的简化版）：





从而可以让环路带宽在$0.55f_{REF}-0.71f_{REF}$范围内也能保持较好的稳定性，留足相位裕度。

谐波抑制

除此之外，为了进一步减小杂散（比如来自变容管leakage current、开关S2 leakage current, charge injection产生的Vctr ripple），文章还采用了谐波抑制来减少杂散。

利用回转器(gyrator)/有源电感(active inductor)，可以将谐波抑制电路等效为如下图所示的电路，如果假设输出阻抗为无穷，此时$Z_{in}=L_{eq}s=C_{L}s/(G_{m1}{G}_{m2})$，$G_{m1}$和$G_{m2}$组成的电路就是回转器。
这种有源电感具体分析思路可见The Active Inductor

最后得到的PLL设计及性能如下图所示，谐波抑制电路在提供抑制杂散的同时，并不会带来太大的相噪恶化。

参考文献：

L. Kong and B. Razavi, “A 2.4 GHz 4 mW Integer-N Inductorless RF Synthesizer,” in IEEE Journal of Solid-State Circuits, vol. 51, no. 3, pp. 626-635, March 2016, doi: 10.1109/JSSC.2015.2511157.

以下的文献中也有用到这种滤波器结构，
[2] Lee, Yongsun et al. “A Low-Jitter and Low-Reference-Spur Ring-VCO-Based Switched-Loop Filter PLL Using a Fast Phase-Error Correction Technique.” IEEE Journal of Solid-State Circuits 53 (2018): 1192-1202.
这篇文献介绍了一种带宽可调的TypeI PLL，利用数字Lock Detector进行判断调节，以达到减小锁定时间的同时减小带内相噪的效果。