LVDS 个人理解

大家好，欢迎来到IT知识分享网。

问题4：LVDS信号调研

1.      LDVS信号定义

LVDS（Low-Voltage Differential Signaling ,低电压差分信号）是美国国家半导体（National Semiconductor, NS，现TI）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通讯场合当，如高速背板、电缆和板到板数据传输与时钟分配，以及单个PCB内的通信链路。

LVDS技术规范有两个标准，即TIA（电讯工业联盟）/EIA（电子工业联盟）的ANSI/TIA/EIA-644标准（LVDS接口也因此称为RS-644接口）与IEEE 1596.3标准。（红色为现在的通用标准，IEEE好久没更新标准了，大家不用了）

2.      LDVS信号原理

通常一个简单的点到点(point to point )LVDS的电路结构如下图所示：

其基本优势是结构简单，功耗低，速度快，抗干扰能力强，能够传输5-10m。最快是3.125Gb/S（这里我也很迷），不过网上说通过各半导体厂商独有的加工，速度可以加快。（以后看看咱们板子支持多少）。

物理层原理

接口有一个驱动器和一个接收器组成，具体如下图

通过驱动3.5mA的稳定电流电源，可在100Ω終端时，以350mV这样非常低振幅的差动信号来高速传送数据。（ABCD为开关，逻辑值为1时导通。）

工作流程（详见参考资料1或6）：当A与D的逻辑值为0，B与C的逻辑值为1时，产生一个正电压。同理，当相反的时候是为负电压。

根据相关的收发流程，通常我们将LVDS接收器与发送器简化成类似下图所示（详见参考资料6）：

LVDS的差动信号波形的具体示例如图所示：

将两根差动信号—正电极信号（A+）和负电极信号（B−），以1.2V的共同电压（Voc）为中心，使2个信号间以350mV的电位差摆动。然后，用探针测定示波器的差动，会得到图2这样的信号波形。

3.差分信号与单端信号的区别

单端信号（参考资料3和4）

即用一根走线来传输信号，信号由相对于地参考平面（0V GND）的电平来确定逻辑“ L”和逻辑“ H”，例如TTL接口或CMOS接口，是单端信号。

如图，特点就是一根信号线就可以了，其参考的基准电压就是地，当电压大于VH就是1（高电平）；小于VL就是0（低电平），为啥高低电平不是等于某个值而是大于/小于呢？ 这很好理解， 输出的电压是小范围波动的。

优点：

走线少且简单方便

缺点：

1.抗干扰性差；地势差尽可能接近， 否则一端输出低电平是0mv， 接收端却是10mv，而VL=8mv，那就变成高电平了。

2.外部电磁干扰(EMI)是免疫性差：同上，如果外界电磁干扰使得信号线有20mv的干扰电压， 如果VL=8mv那必然也是高电平。

3.随着速率的提高，单端信号的上升/下级沿也变得陡峭，因此，输出开关噪声会导致信号产生过冲和下冲，并且当多位信号同时转换时，还要考虑地弹（ground bounce）问题，同时，单端信号以参考地平面作为信号回流路径，这也为Layout带来了挑战，由传输线阻抗不匹配引起的反射效应会变得非常严重。如图所示，右边的信号如果波动很快的话不好判断阈值。

4.时序定位不准确：普通单端信号以阈值电压作为信号逻辑0/1的跳变点，受阈值电压与信号幅值电压之比的影响较大，不适合低幅度的信号。

差分信号（参考资料3）

差分信号有别于单端信号一根信号线传输信号然后参考GND作为高(H)、低（L）逻辑电平的参考并作为镜像流量路径的做法，差分传输在两根传输线上都传输信号，这两个信号的振幅相等，相位相差180度，极性相反，互为耦合。

缺点：

信号线多增加布线难度和干扰

优点：

1.     与地势无关：信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。而从差分信号恢复的信号值在很大程度上与「地」的精确值无关，而在某一范围内便可。

2.     对外部电磁干扰(EMI)是高度免疫的：一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外，差分信号比单端信号生成的EMI还要少

3.     能够从容精确地处理「双极信号」：为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处(通常是中点)建立一个虚地。用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高真度，而无须依赖虚地的稳定性。

4.     随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号

差分信号相对于单端信号优势总结

l  通信速度高达1 Gbps或以上

l  电磁辐射更低

l  抗扰度更高

l  低功耗工作

l  时序定位更准确

4.      参考资料及链接：

1.差分信号(LVDS)_哔哩哔哩_bilibili

2.LVDS自学笔记 – 知乎 (zhihu.com)   （不扩展快速入门看这个就行了）

3.LVDS – 低压差分信号必知必会 – 吴川斌的博客 (mr-wu.cn)

4.单端信号与差分信号_PO8___-CSDN博客

5.LVDS Owner’s Manual Design Guide, 4th Edition（用户手册）

6.高速数字逻辑电平（8）之LVDS差分信号深度详解 – 阳光&技术 – 博客园 (cnblogs.com)

<wiz_tmp_tag id=”wiz-table-range-border” contenteditable=”false” style=”display: none;”>