集成电路是依靠所谓的平面工艺一层一层制备起来的。

前道工序以单晶硅片的加工为起点，以在单晶硅片上制成各种集成电路元件为终点；

后道工序即封装测试环节，以最终制成集成电路产品为终点。

晶圆加工流程

前道(front end of line，FEOL)工艺

对于逻辑器件，简单地说，首先是在 Si衬底上划分制备晶体管的区域(active area)，然后是离子注入实现N型和P型区域，其次是做栅极，随后又是离子注入，完成每一个晶体管的源极(source)和漏极(drAIn)。这部分工艺流程是为了在 Si 衬底上实现N型和P型场效应晶体管，又被称为前道(front end of line，FEOL)工艺。

前道工序：从原始晶片到中测，包括：

一）图形转换技术：光刻、蚀刻等

1、光刻——光刻原理

光刻是一种复印图象与化学腐蚀相结合的综合性技术，它先采用照像复印的方法，将光刻掩模板上的图形精确地复制在涂有光致抗蚀剂的SiO2层或金属蒸发层上，在适当波长光的照射下，光致抗证剂发生变化，从而提高了强度，不溶于某些有机溶剂中，未受光照射的部分光致抗蚀剂不发生变化，很容易被某些有机溶剂溶解。然后利用光致抗蚀剂的保护作用，对SiO2层或金属蒸发层进行选择性化学腐蚀，从而在SiO2层或金属层上得到与光刻掩模板相对应的图形。

2、蚀刻

蚀刻(etching)是将材料使用化学反应或物理撞击作用而移除的技术。蚀刻技术可以分为湿蚀刻(wet etching)和干蚀刻(dry etching)两类。

蚀刻工艺——湿法

蚀刻原理

通常所指蚀刻也称光化学蚀刻（photochemical etching），指通过曝光制版、显影后，将要蚀刻区域的保护膜去除，在蚀刻时接触化学溶液，达到溶解腐蚀的作用，形成凹凸或者镂空成型的效果。

中微5nm蚀刻机

就是通过物理和/或化学方法将下层材料汇总没有被上层掩蔽膜材料掩蔽的部分去掉，从而在下层材料上与掩蔽膜图形完全对应的图形。

工艺方法

曝光法：工程根据图形开出备料尺寸-材料准备-材料清洗-烘干→贴膜或涂布→烘干→曝光→ 显影→烘干-蚀刻→脱膜→OK

网印法：开料→清洗板材(不锈钢其它金属材料)→丝网印→蚀刻→脱膜→OK

二）薄膜制备技术：外延、氧化、沉积等，其中沉积包括物理气相沉积（PVD）和化学气相沉积（CVD）

1、外延

外延工艺是指在单晶衬底上、按衬底晶向生单晶薄膜的工艺过程。广义上，外延也是一种CVD工艺。

新生长的单晶层称为外延层，长了外延片的衬底称为外延片。

硅的外延生长——原理

外延(Epitaxy)：指沉积膜与基片之间存在结晶学关系时，在基片上取向或单晶生长同一物质的方法。

当外延膜在同一种材料上生长时，称为同质外延，如果外延是在不同材料上生长则称为异质外延。外延用于生长元素、半导体化合物和合金薄结晶层。这一方法可以较好地控制膜的纯度、膜的完整性以及掺杂级别。

一个含有硅原子的气体以适当的方式通过衬底，自反应剂分子释放出的原子在衬底上运动直到它们到达适当的位置，并成为生长源的一部分，在适当的条件下就得到单一的晶向。所得到的外延层精确地为单晶衬底的延续。它是在一定条件下，在经过切、磨、抛等仔细加工的单晶衬底上，生长一层合乎要求的单晶层的方法。

硅外延生长其意义是在具有一定晶向的硅单晶衬底上生长一层具有和衬底相同晶向的电阻率与厚度不同的晶格结构完整性好的晶体。

薄膜沉积原理图

半导体分立元器件和集成电路制造工艺需要外延生长技术，因半导体其中所含的杂质有N型和P型，通过不同类型的组合，使半导体器件和集成电路具有各种各样的功能，应用外延生长技术就能容易地实现。

硅外延生长方法，又可分为气相外延、液相外延、固相外延。目前国际上广泛的采用化学气相沉积生长方法满足晶体的完整性、器件结构的多样化，装置可控简便，批量生产、纯度的保证、均匀性要求。

2、氧化——原理

硅的氧化过程是一个表面过程，即氧化剂是在硅片表面处与硅原子起反应，当表面已形成的SiO2层阻止了氧化剂与硅的直接接触，氧化剂就必须以扩散的方式穿过SiO2层、到达SiO2-Si界面与Si原子反应，生成新的SiO2层，使SiO2膜不断增厚，同时SiO2-Si界面向Si内部推进。

3、沉积——原理

采用一定方法，使处于某种状态的一种或几种物质（原材料)的基团以物理或化学方式附着于衬底材料表面，在衬底材料表面形成一层新的物质，这层新物质就是薄膜。

1）化学气相淀积 — Chemical Vapor Deposition (CVD)

一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并淀积出所需固体薄膜的生长技术。

例如：APCVD, LPCVD, PECVD, HDPCVD

2）物理气相淀积 — Physical Vapor Deposition (PVD)

利用某种物理过程实现物质的转移，即将原子或分子转移到衬底（硅）表面上，并淀积成薄膜的技术。

例如：蒸发 evaporation，溅射sputtering

三）掺杂技术：扩散和离子注入。

1、扩散—原理

1）扩散运动：物质的随机热运动，趋向于降低其浓度梯度；即存在一个从高浓度区向低浓度区的净移动。

2）扩散工艺：利用杂质的扩散运动，将所需要的杂质掺入硅衬底中，并使其具有特定的浓度分布。

扩散原理图

3) 先进行恒定表面源的预淀积扩散(温度低，时间短)，扩散很浅，目的是控制进入硅片的杂质总量；

4) 以预扩散杂质分布作为掺杂源再进行有限表面源的推进扩散，又称主扩散，通过控制扩散温度和时间以获得预期的表面浓度和结深（分布）。

为获得足够浅的预淀积分布，也可改用离子注入方法取代预扩散步骤。

硅器件常用扩散杂质源

2、离子注入——原理

离子注入是另一种对半导体进行掺杂的方法。将杂质电离成离子并聚焦成离子束，在电场中加速而获得极高的动能后，注入到硅中（称为 “靶” ）而实现掺杂。

用能量为100keV量级的离子束入射到材料中去，离子束与材料中的原子或分子将发生一系列物理的和化学的相互作用，入射离子逐渐损失能量，最后停留在材料中，并引起材料表面成分、结构和性能发生变化，从而优化材料表面性能，或获得某些新的优异性能。

四）其他：化学机械平坦化（CMP）等

有两种CMP机理可以解释是如何来进行硅片表面平坦化的:

1、表面材料与磨料发生化学反应生成一层相对容易去除的表面层；

2、这一反应生成的硅片表面层通过磨料中研磨机和研磨压力与抛光垫的相对运动被机械地磨去。

化学机械平坦化的原理图

后道(back end of line，BEOL)工艺

后道实际上就是建立若干层的导电金属线，不同层金属线之间由柱状金属相连。目前大多选用 Cu 作为导电金属，因此后道又被称为 Cu 互联(interconnect)。这些铜线负责把衬底上的晶体管按设计的要求连接起来，实现特定的功能。

一个逻辑器件的剖面示意图。

图1是一个逻辑器件的剖面示意图。新的集成技术在晶圆衬底上也添加了很多新型功能材料，例如：前道(FEOL)栅极的高介电常数材料，它能有效地增大栅极的电容并减少漏电流；

后道(BEOL)的低介电常数(εr < 2.4)绝缘材料，它是多孔的能有效降低后道金属线之间的电容。由于对Low-K材料的要求不断提高，仅仅进行单工程开发评估是不够的。为了达到总体最优化，还需要进行综合评估，以解决多步骤的问题。

前道(FEOL)中的关键光刻层是 FIN 和栅极(gate)。后道(BEOL)的关键光刻层是 V0/M1/V1/M2，其中V0/V1是通孔层，M1/M2是金属层。

后道工艺，将详细整理后发布。