AD9361手册解读

大家好，欢迎来到IT知识分享网。

第三部分：参考时钟要求

AD9361使用分数n锁相环(PLL)来产生发射器和接收器的本地振荡器(LO)频率，以及用于数据转换器、数字滤波器和I/O端口的振荡器(基带PLL)。这些锁相环都需要一个参考时钟输入，它可以由外部振荡器或外部晶体(XO)和数字可编程片上可变电容器提供。电容器微调得到的参考时钟频率。这种XO和微调电容的组合统称为DCXO 

第四部分：RF AND BBPLL SYNTHESIZER

AD9361收发器包含两个相同的RFPLL合成器来产生所需的LO信号，它们是独立编程的。一个用于Rx通道，另一个用于Tx通道。收发器还包含一个BBPLL合成器来生成所需的采样和内部操作时钟。锁相环合成器全部采用分数n结构，完全集成了压控振荡器和环路滤波器。这种配置允许使用任何方便的参考频率在任何通道上与任何采样率的操作。对于FDD工作，Tx和Rx的频率可以相同或不同，两个RFPLL合成器同时工作。对于TDD操作，RFPLL合成器交替打开适当的Rx和Tx帧. 

REFERENCE BLOCK

参考频率可以通过片上DCXO或外部时钟源产生，可以为设备提供此输入。MUX选择所需的源。然后将引用拆分并应用于三个独立的条件反射块(也称为ref dividers)。调理模块提供了四种选项，使得锁相环参考频率FREF(应用于锁相环鉴相器的环路参考频率)可以被缓冲、加倍、减半或除以4。独立的模块使得RF和bbpll具有不同的FREF成为可能。为了获得最佳的RFPLL性能，adi公司建议选择能够尽可能接近80mhz的参考时钟或晶体。

MAIN PLL BLOCK

独立的Rx和Tx锁相环使用分数n技术来实现通道合成。整个锁相环集成在片上，包括压控振荡器和环路滤波器。锁相环始终工作在6 GHz和12 GHz的范围内。电荷泵电流是可编程的，所以环路滤波器组件允许优化几乎任何应用性能参数。 

ENABLE STATE MACHINE GUIDE

操作方式

ENSM可以由SPI写或ENABLE/TXNRX引脚控制。SPI控制被认为是与DATA_CLK异步的，因为SPI_CLK可以从不同的时钟引用派生而仍然正常工作。当合成器不需要实时控制时，推荐使用SPI控制方法。如果BBP具有可实时控制的额外控制输出，则建议使用ENABLE/TXNRX引脚控制方法，允许简单的双线接口控制AD9361器件的状态。ENABLE引脚可以由脉冲(AD9361内部检测到的边缘)或电平驱动，如果在ENABLE引脚上使用脉冲，它必须具有一个FB_CLK周期的最小脉冲宽度。在电平模式下，AD9361中也检测到ENABLE和TXNRX引脚的边缘，并且必须满足一个FB_CLK周期的最小脉冲宽度要求。 

SPI Control

SPI控制在默认情况下是禁用的，可以在ENSM Config 1寄存器中启用。一旦处于ALERT状态，AD9361启用其射频合成器用于发射器和接收器。如果由于某些原因合成器没有正确校准，ENSM将无法过渡到Rx或Tx状态。当合成器未正确校准时，该功能可保护AD9361不发送或接收数据，从而保护无线频谱 

一旦进入ALERT状态，并对rfpll进行了适当的校准，ENSM就可以进入Rx、Tx或FDD状态。要从ALERT移动到Rx，请设置Force Rx On位。要回到ALERT或WAIT状态，请清除该位。要从ALERT移动到Tx或FDD，请设置Force Tx On位。回到警戒状态或等待清除该位。在FDD模式下，Force Rx On位被忽略。而在TDD中，ENSM必须在Rx和Tx状态之间转换到ALERT状态。ENSM不能从Rx直接移动到Tx，也不能从Tx直接移动到Rx。

ENABLE/TXNRX Pin Control

ENABLE/TXNRX引脚控制模式默认开启。ENABLE引脚可以使用脉冲或电平将ENSM状态转换到下一个状态。 在脉冲模式下，需要一个最小宽度为一个FB_CLK周期的脉冲来推进当前的ENSM状态。BBP发送一个ENABLE脉冲进入Rx或Tx，然后当时间回到ALERT或WAIT时发送另一个脉冲进入Rx或Tx。在TDD中，TXNRX引脚的状态控制AD9361将从ALERT转换到Rx还是从ALERT转换到Tx，如果TXNRX高，设备将进入Tx状态。如果TXNRX低，设备将进入Rx状态。TXNRX引脚电平应在ALERT状态期间设置。TXNRX的逻辑电平在Rx、Tx、FDD状态下不能改变。 在电平模式下，ENABLE引脚电平控制ENSM状态。ENABLE引脚的下降沿将AD9361器件移动到ALERT状态。TXNRX必须在ALERT状态下设置或清除。如果TXNRX低，则ENABLE引脚的上升沿将AD9361移动到Rx状态，如果TXNRX高，则移动到Tx状态。 

FILTER GUIDE

Tx SIGNAL PATH

Tx信号路径中的第一个数字滤波器是可编程多相FIR滤波器。Tx FIR滤波器也可以通过1、2或4的因子进行插值，如果不需要，也可以绕过它。该过滤器在ad9361_set_tx_fir_config中进行控制。过滤器抽头存储在16位双补码格式，并且抽头的数量是可配置的最少16个抽头和最多128个16组的抽头。Tx FIR还具有0 dB或- 6 dB的可编程增益设置。每个系数以16位数字的形式存储在两个寄存器中。 Tx FIR使用DAC_CLK (Tx DAC采样时钟)作为其采样时钟。DAC_CLK要么设置为ADC_CLK，要么设置为ADC_CLK/2。

Tx SIGNAL PATH

Rx信号路径的最后一个数字滤波器是一个可编程的多相FIR滤波器。Rx FIR滤波器还可以按1、2或4的倍数抽取，如果不需要，也可以绕过它。过滤器抽头可配置为16组，最少16到最多128个抽头。抽头采用16位2s补码格式。Rx FIR还具有−12 dB，−6 dB, 0 dB或+6 dB的可编程增益。该滤波器提供固定的+6dB增益，以最大限度地提高动态范围，因此可编程增益通常设置为- 6dB，以产生0 dB的净增益。

GAIN CONTROL

AD9361收发器具有多种增益控制模式，可用于各种应用。全自动增益控制(AGC)模式可用于时分双工(TDD)和频分双工(FDD)场景。此外，AD9361具有手动增益控制(MGC)选项，允许BBP控制接收器的增益。ad9361_set_rx_gain_control_mode函数用于配置所有增益控制模式。AD9361接收信号路径可以分成几个模块，如图18所示。几乎所有块的增益都是可变的。 

GAIN TABLE OVERVIEW

AD9361使用一个指针指向增益表中的一行。该行包含每个独立增益块的增益值。这样，增益索引值(指针)映射到每个增益块的一组增益值。然而，AD9361可以通过两种不同的方式实现增益表。在全表模式下，接收器只有一个表。在分割表模式下，AD9361将LMT表和LPF表分开，并使用单独的指针独立控制每个表。如果启用数字增益，则有第三个表是独立控制的，也有自己的指针。每个接收器都有自己的两组(或三组)表。增益表模式在ad9361_load_gt函数中设置。 

FULL TABLE MODE

全表模式对大多数情况都很有用。一个增益表包含了Rx信号路径中所有的可变增益块。下图显示了全增益表的一部分。该图还显示了每个增益指数旁边的每个块的增益。如果增益指数向上或向下移动，则一个或多个块的增益指数将发生变化。如果增益索引指针向下移动一步(表索引为54)，LNA增益和LPF增益都将改变。这些变化使AD9361能够处理广泛变化的信号电平，同时仍然优化噪声系数和线性度。 LMT GAIN(模拟增益) 

SPLIT TABLE MODE

在经常存在高功率带外干扰信号的情况下，拆分增益表以优化这些干扰存在时的噪声系数是有利的。在这种情况下，单独的指针分别控制LMT增益和LPF增益(和数字增益，如果使能)。这允许在过载的接收路径区域更改增益。回想一下，对于全增益表，增益变化可能会影响接收路径中的任何或所有增益块，而不管过载发生在哪里。 对于LMT增益，以dB为单位的AD9361的总增益不一定等于LMT和LPF指数之和。LMT阶段的实际增益随LO频率而变化，此外，一些LMT步骤大于一个dB。因此，改变1的LMT索引可能不会改变1 dB的增益。 所有模式(MGC, AGC)和增益表模式都允许增加数字增益。全增益表的最大允许指数为90(d)。最大数字增益为31(dB)。只有模拟增益的标准全增益表的最大指数为76(dB)。对于Analog Devices提供的增益表，剩下24(d)个指标用于数字增益。 重要的是要指出，数字增益并不增加信噪比(SNR)，因为它只是数字字乘以一个因子。这样，噪声和信号都增加了，信噪比保持不变。对于许多应用，数字增益是不需要的。此外，修改增益表和牺牲模拟增益来增加更多的数字增益将降低系统的性能。 

MGC OVERVIEW

BBP可以通过两种方式控制手动增益。默认方法使用SPI写入增益指标。或者，BBP可以脉冲控制输入引脚来移动增益指标。CTRL_IN0使Rx1的增益指数增大，CTRL_IN1使Rx1的增益指数减小。同样，对于Rx2, CTRL_IN2导致增益增加，而对于Rx2, CTRL_IN3导致增益减少。该模式可通过ad9361_set_rx_gain_control_mode函数配置。脉冲是异步的，所以设置和保持是不相关的，但是时间高和低必须至少有两个ClkRF周期才能让AD9361检测到事件。ClkRF是用于接收FIR滤波器输入端的时钟